

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-244293

(P2000-244293A)

(43)公開日 平成12年9月8日(2000.9.8)

(51)Int.Cl.⁷

識別記号

F I

キーワード(参考)

H 0 3 K 17/00
5/00
17/693H 0 3 K 17/00
17/693
5/00F 5 J 0 5 5
A
X

審査請求 有 請求項の数7 O L (全 11 頁)

(21)出願番号 特願平11-42919

(22)出願日 平成11年2月22日(1999.2.22)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 西沢 孝彦

東京都港区芝五丁目7番1号 日本電気株式会社社内

(74)代理人 100104916

弁理士 古溝 聡 (外1名)

Fターム(参考) 5J055 AX12 AX41 AX67 BX03 BX08

CX00 DX01 EZ00 EZ07 EZ12

EZ13 EZ25 EZ27 EZ31 EZ32


EZ50 FX17 FX21 GX01 GX04

(54)【発明の名称】 信号選択回路及び方法

(57)【要約】

【課題】 スイッチング動作を抑制することにより消費電力を低減する多段マルチプレクサ型の信号選択回路を提供する。

【解決手段】 3段のツリー型に接続された7つのマルチプレクサM00～M20から構成される。マルチプレクサM00～M20は、状態1の更新許可信号ENAが外部から入力されると、制御信号S2、S1、S0に従って入力信号A、Bのいずれかを選択して出力すると共に、選択した下位のマルチプレクサに状態1の更新許可信号Eを、選択していない下位のマルチプレクサに状態0の更新許可信号Eを供給する。状態0の更新許可信号Eが供給されたマルチプレクサは、以前の内容保持し、スイッチング動作が停止される。結局、出力信号OUTとして出力される入力信号D0～D7が経由するマルチプレクサのみがスイッチング動作され、入力信号D0～D7のうちのいずれかが選択されて外部のバスに出力される。



【特許請求の範囲】

【請求項 1】それぞれが外部から供給された制御信号に従って入力された複数の信号のうちからいずれかを選択して出力する複数のマルチプレクサをツリー型に多段に接続することによって構成され、各マルチプレクサでの信号の選択により最下位の段のすべてのマルチプレクサに入力された入力信号のいずれかを最上位の段のマルチプレクサから出力信号として出力する信号選択回路であって、

前記複数のマルチプレクサはそれぞれ、外部から供給された更新許可信号が第 1 の状態である場合に、入力された複数の信号から前記制御信号に従った信号を選択して出力する手段と、前記更新許可信号が第 2 の状態である場合に前記制御信号に関わらず選択して出力する信号を維持させる手段とを備え、

前記複数のマルチプレクサのうちで最下位の段以外のものはそれぞれ、第 1 の状態の更新許可信号が供給された場合に、前記制御信号に従って選択して出力した信号を供給する下位の段のマルチプレクサに第 1 の状態の更新許可信号を供給する手段と、第 1 の状態の更新許可信号が供給された場合に、選択して出力していない信号を供給する下位の段のマルチプレクサに第 2 の状態の更新許可信号を供給する手段と、第 2 の状態の更新許可信号が供給された場合に、接続された下位のすべてのマルチプレクサに第 2 の状態の更新許可信号を供給する手段とを備えることを特徴とする信号選択回路。

【請求項 2】前記複数のマルチプレクサに外部から供給される制御信号は、同一の階層の段のマルチプレクサ同士で互いに同一であることを特徴とする請求項 1 に記載の信号選択回路。

【請求項 3】制御信号とその状態を反転した反転制御信号が供給され、該制御信号と反転制御信号との状態によって入力された 2 つの信号からいずれかを選択して出力する複数のマルチプレクサをツリー型に多段に接続することによって構成され、各マルチプレクサでの信号の選択により最下位の段のすべてのマルチプレクサに入力された入力信号のいずれかを最上位の段のマルチプレクサから出力信号として出力する信号選択回路であって、前記複数のマルチプレクサのそれぞれは、外部から供給された更新許可信号が第 1 の状態であるときに、前記外部から供給された制御信号の状態を取り込んで保持させ、前記更新許可信号が第 2 の状態であるときに、保持している制御信号の状態を維持し、かつ保持している制御信号とその状態を反転した反転制御信号とを当該マルチプレクサで 2 つの信号からいずれかを選択するための制御信号及び反転制御信号として出力する状態保持手段を備え、前記複数のマルチプレクサのうちで最下位の段以外のものはそれぞれ、外部から供給された更新許可信号を、前記状態保持手段が出力した制御信号と反転信号のそれぞれと論理演算する 2 つの論理演算手段を有し、

該 2 つの論理演算手段による演算結果のそれぞれを、当該マルチプレクサの下位に接続された 2 つのマルチプレクサに更新許可信号として出力する更新許可信号発生手段を備え、

前記複数のマルチプレクサのうちで最上位の段のものは、前記フリップフロップと前記更新許可信号発生手段とに第 1 の状態の更新許可信号が外部から供給されることを特徴とする信号選択回路。

【請求項 4】前記複数のマルチプレクサが備える状態保持手段に供給される制御信号は、同一の階層の段のマルチプレクサ同士で互いに同一であることを特徴とする請求項 3 に記載の信号選択回路。

【請求項 5】前記複数のマルチプレクサは、第 1 の状態の更新許可信号が供給されたときに、該更新許可信号を所定の期間第 2 の状態とし、該所定の期間を経過した後第 1 の状態として、前記状態保持手段に供給するタイミング制御手段をさらに備えることを特徴とする請求項 3 または 4 に記載の信号選択回路。

【請求項 6】前記複数のマルチプレクサのそれぞれは、状態保持手段が出力する制御信号と反転制御信号とを所定時間遅延させ、当該マルチプレクサで 2 つの信号からいずれかを選択するための制御信号及び反転制御信号として出力する遅延手段をさらに備え、各マルチプレクサの遅延手段が、制御信号と反転制御とを遅延させる所定時間は、上位のマルチプレクサのものほど長いことを特徴とする請求項 3 乃至 5 のいずれか 1 項に記載の信号選択回路。

【請求項 7】それぞれが外部から供給された制御信号に従って入力された複数の信号のうちからいずれかを選択して出力する複数のマルチプレクサをツリー型に多段に接続することによって構成された多段マルチプレクサで、各マルチプレクサでの信号の選択により最下位の段のすべてのマルチプレクサに入力された入力信号のいずれかを最上位の段のマルチプレクサから出力信号として出力する信号選択方法であって、

前記複数のマルチプレクサのそれぞれで、供給された更新許可信号が第 1 の状態である場合に、入力された複数の信号から前記制御信号に従った信号を選択して出力するステップと、

前記複数のマルチプレクサのそれぞれで、前記更新許可信号が第 2 の状態である場合に前記制御信号に関わらず選択して出力する信号を維持させるステップと、

前記複数のマルチプレクサのうちで最下位の段以外のものはそれぞれ、第 1 の状態の更新許可信号が供給された場合に、前記制御信号に従って選択して出力した信号を供給する下位の段のマルチプレクサに第 1 の状態の更新許可信号を供給するステップと、

前記複数のマルチプレクサのうちで最下位の段以外のものはそれぞれ、第 1 の状態の更新許可信号が供給された場合に、選択して出力していない信号を供給する下位

の段のマルチプレクサに第2の状態の更新許可信号を供給するステップと、
前記複数のマルチプレクサのうちで最下位の段以外のもののそれぞれで、第2の状態の更新許可信号が供給された場合に、接続された下位のすべてのマルチプレクサに第2の状態の更新許可信号を供給するステップとを含むことを特徴とする信号選択方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、信号選択回路及び方法に関し、特に多段マルチプレクサ型の信号選択回路で入力信号を選択して出力する場合の消費電力を低減するための技術に関する。

【0002】

【従来の技術】半導体集積回路において、共通の信号線（バス）を介して複数ブロック間でデータを転送する場合、バスに信号を選択するブロックを選択するための信号選択回路が必要となる。このような信号選択回路としては、一般に、トライステートバッファや多段マルチプレクサがよく用いられる。

【0003】信号選択回路としてトライステートバッファを用いる場合、全タイミングで正確にただひとつのバッファが駆動されている必要がある。すなわち、複数のバッファが同時にバスを駆動する期間があれば短絡、ひとつも駆動されていなければフローティングとなって、いずれも貫通電流を誘発し、消費電力が増加する。また、トライステートの処理は、設計支援装置を用いた自動設計に向かないという問題もある。そこで、低消費電力を狙った半導体集積回路では、上記のような信号選択回路として多段マルチプレクサがよく用いられる。

【0004】図6は、従来より用いられていた多段マルチプレクサ型の信号選択回路の構成を示すブロック図である。図示するように、この信号選択回路は、3段のツリー型に接続された7つのマルチプレクサm00～m20から構成されており、8組の入力信号d0～d7のいずれかを選択して、出力信号outとして出力する。

【0005】図7は、図6の信号選択回路に含まれる各マルチプレクサm00～m20の回路構成を示す図である。選択信号cが論理レベル1の場合には入力信号aが出力信号oへ導通し、0の場合には入力信号bが出力信号oへ導通する。図6のように接続した場合、各マルチプレクサm00～m20は、必ず2入力のいずれかを選択しているため短絡やフローティングの心配はない。

【0006】また、各マルチプレクサm00～m20は、単純な組み合わせ回路となっているので自動設計が容易である。さらに、各マルチプレクサm00～m20を制御する制御信号s2、s1、s0は、段毎に共通となり、制御信号s2、s1、s0には一般に、選択すべきアドレス信号をそのまま入力すればよいので、制御系の論理構成が非常に簡単となる。

【0007】

【発明が解決しようとする課題】しかしながら、上記従来例の信号選択回路では、未使用のマルチプレクサの制御まで遷移してしまうという欠点がある。例えば、制御信号s2、s1、s0がそれぞれ0、0、0で入力信号d0を選択したい場合、出力信号outは、マルチプレクサm00とマルチプレクサm10とマルチプレクサm20とを通過するため、これらに入力する制御信号が目的と異なれば変更すればよいだけである。しかし、マルチプレクサm00の制御を変更しようとするればマルチプレクサm03、マルチプレクサm02、マルチプレクサm01の制御も遷移し、マルチプレクサm10の制御を変更しようとするればマルチプレクサm11の制御も遷移してしまう。

【0008】一般に、各マルチプレクサm00～m09間を通過する信号線は多ビットで、かつブロック間を接続するために非常に長い配線となっていることが多い。従って、ここでの不要なスイッチングは信号選択回路全体としての消費電力を著しく増加させる。例えば、最小加工寸法0.25μmで製造されチップ全体で20mA程度の消費電流となる33MHz動作のプロセッサで、マルチプレクサ間の配線が各32ビット幅で1mm程度、マルチプレクサによって選択されるブロック数が32個ある場合、各マルチプレクサ間の消費電流は約0.25mAとなる。全ての信号が遷移する場合は31箇所となり、その消費電流は最大7.80mAにも達してしまう。

【0009】一方、このような不要な消費電流を抑制するために制御信号s2、s1、s0のような共通線を用いずにあらかじめ制御系から各マルチプレクサを個々に制御する信号を生成しておくという方法も考えられる。しかし、制御信号が増加した分、バス未使用時にも定期的にクロックが電流を消費してしまうこと、制御が複雑となり制御系のマシンサイクルを圧迫すること、制御系からバスへの制御線本数が増加することなどの問題が発生する。また、制御系からの個々の制御によってマルチプレクサ間に発生するグリッジ等の問題を解決することは、一般に困難である。

【0010】本発明の目的は、スイッチング動作を抑制することにより消費電力を低減することができる信号選択回路及び方法を提供することにある。

【0011】

【課題を解決するための手段】上記目的を達成するため、本発明の第1の観点にかかる信号選択回路は、それぞれが外部から供給された制御信号に従って入力された複数の信号のうちからいずれかを選択して出力する複数のマルチプレクサをツリー型に多段に接続することによって構成され、各マルチプレクサでの信号の選択により最下位の段のすべてのマルチプレクサに入力された入力信号のいずれかを最上位の段のマルチプレクサから出力

信号として出力する信号選択回路であって、前記複数のマルチプレクサはそれぞれ、外部から供給された更新許可信号が第1の状態である場合に、入力された複数の信号から前記制御信号に従った信号を選択して出力する手段と、前記更新許可信号が第2の状態である場合に前記制御信号に関わらず選択して出力する信号を維持させる手段とを備え、前記複数のマルチプレクサのうちで最下位の段以外のものはそれぞれ、第1の状態の更新許可信号が供給された場合に、前記制御信号に従って選択して出力した信号を供給する下位の段のマルチプレクサに第1の状態の更新許可信号を供給する手段と、第1の状態の更新許可信号が供給された場合に、選択して出力していない信号を供給する下位の段のマルチプレクサに第2の状態の更新許可信号を供給する手段と、第2の状態の更新許可信号が供給された場合に、接続された下位のすべてのマルチプレクサに第2の状態の更新許可信号を供給する手段とを備えることを特徴とする。

【0012】ここで、前記複数のマルチプレクサに外部から供給される制御信号は、同一の階層の段のマルチプレクサ同士で互いに同一であってもよい。

【0013】上記信号選択回路では、上位の段のマルチプレクサで選択した信号を供給しているマルチプレクサのみに第1の状態の更新許可信号が供給され、選択していないマルチプレクサには第2の状態の更新許可信号が供給される。すなわち、最上位の段のマルチプレクサから最終的な出力信号として出力される入力信号が經由する以外のマルチプレクサでは、選択出力している信号の切り換えがない。このように、上記信号選択回路は、最終的な出力信号と関係のないところで不必要なスイッチング動作が行われず、従来に比べて消費電力を低減することができる。

【0014】また、上記信号選択回路は、同一の階層の段のマルチプレクサに供給する制御信号を同一のものとすることが可能であるため、複数のマルチプレクサのそれぞれに互いに異なる制御信号を供給する必要もない。このため、上記信号選択回路は、配置配線効率がよくなり、クロックの付加を増加させることなく、消費電力を低減することができる。

【0015】上記目的を達成するため、本発明の第2の観点にかかる信号選択回路は、制御信号とその状態を反転した反転制御信号が供給され、該制御信号と反転制御信号との状態によって入力された2つの信号からいずれかを選択して出力する複数のマルチプレクサをツリー型に多段に接続することによって構成され、各マルチプレクサでの信号の選択により最下位の段のすべてのマルチプレクサに入力された入力信号のいずれかを最上位の段のマルチプレクサから出力信号として出力する信号選択回路であって、前記複数のマルチプレクサのそれぞれは、外部から供給された更新許可信号が第1の状態であるときに、前記外部から供給された制御信号の状態を取

り込んで保持させ、前記更新許可信号が第2の状態であるときに、保持している制御信号の状態を維持し、かつ保持している制御信号とその状態を反転した反転制御信号とを当該マルチプレクサで2つの信号からいずれかを選択するための制御信号及び反転制御信号として出力する状態保持手段を備え、前記複数のマルチプレクサのうちで最下位の段以外のものはそれぞれ、外部から供給された更新許可信号を、前記状態保持手段が出力した制御信号と反転信号のそれぞれと論理演算する2つの論理演算手段を有し、該2つの論理演算手段による演算結果のそれぞれを、当該マルチプレクサの下位に接続された2つのマルチプレクサに更新許可信号として出力する更新許可信号発生手段を備え、前記複数のマルチプレクサのうちで最上位の段のものは、前記フリップフロップと前記更新許可信号発生手段とに第1の状態の更新許可信号が外部から供給されることを特徴とする。

【0016】ここで、前記複数のマルチプレクサが備える状態保持手段に供給される制御信号は、同一の階層の段のマルチプレクサ同士で互いに同一であってもよい。

【0017】上記信号選択回路では、最上位の段のマルチプレクサから最終的な出力信号として選択出力される入力信号が經由しないマルチプレクサ、すなわち上位の段のマルチプレクサで選択されていない信号を供給するマルチプレクサの状態保持手段には、上位の段のマルチプレクサの更新許可信号発生手段から第2の状態の更新許可信号が供給される。このため、状態保持手段が出力する制御信号と反転制御信号との状態が変化することなく、不要なスイッチング動作が行われない。このため、従来の多段マルチプレクサ型の信号選択回路に比べて、消費電力を低減することができる。

【0018】一方、最終的な出力信号として選択出力される入力信号が經由するマルチプレクサの状態保持手段には、第1の状態の更新許可信号が供給され、外部からの制御信号に応じて信号が選択出力されるため、最上位の段のマルチプレクサからは、外部から供給された制御信号に従って、最下位の段のマルチプレクサに入力された入力信号が正しく選択出力されることとなる。

【0019】また、上記信号選択回路は、同一の階層の段のマルチプレクサの状態保持手段に供給する制御信号を同一のものとすることが可能であるため、複数のマルチプレクサのそれぞれに互いに異なる制御信号を供給する必要もない。このため、上記信号選択回路は、配置配線効率がよくなり、クロックの付加を増加させることなく、消費電力を低減することができる。

【0020】なお、上記信号選択回路において、最下位の段のマルチプレクサが、より上位の段にある更新許可信号発生手段と同様の手段を備えていても構わない。但し、この場合には、当該手段が発生する更新許可信号の供給先のマルチプレクサは、ないこととなる。

【0021】上記信号選択回路において、前記複数のマ

ルチプレクサは、第 1 の状態の更新許可信号が供給されたときに、該更新許可信号を所定の期間第 2 の状態とし、該所定の期間を経過した後に第 1 の状態として、前記状態保持手段に供給するタイミング制御手段をさらに備えるものとすることができる。

【0022】このようなタイミング制御手段を備えることにより、上位の段のマルチプレクサの更新許可信号発生手段から本来の状態の更新許可信号が供給される前に、状態保持手段から出力される制御信号が遷移してしまうことがない。このため、上段のマルチプレクサに供給される制御信号が遷移してから下段のマルチプレクサに供給される制御信号が遷移するという順序関係が保たれ、外部から各マルチプレクサの状態保持手段に供給される制御信号の変更によって、動作状態が不安定になったりすることがない。

【0023】上記信号選択回路において、前記複数のマルチプレクサのそれぞれは、状態保持手段が出力する制御信号と反転制御信号とを所定時間遅延させ、当該マルチプレクサで 2 つの信号からいずれかを選択するための制御信号及び反転制御信号として出力する遅延手段をさらに備えるものとしてもよい。この場合、各マルチプレクサの遅延手段が、制御信号と反転制御とを遅延させる所定時間は、上位のマルチプレクサのものほど長く設定することができる。

【0024】このような遅延手段を各マルチプレクサに設けることにより、下位の段のマルチプレクサで外部から供給される供給される制御信号の変化により選択出力される信号が遷移するよりも先に、上位の段のマルチプレクサで選択出力される信号が遷移することがない。このため、同一のマルチプレクサから選択出力される信号が複数回に亘って切り換えることが全くなくなるので、上記信号選択回路を構成するマルチプレクサ全体でのスイッチング動作を確実に最低限に抑えることができるので、従来の信号選択回路に比べて消費電力が低減されることとなる。

【0025】上記目的を達成するため、本発明の第 3 の観点にかかる信号選択方法は、それぞれが外部から供給された制御信号に従って入力された複数の信号のうちからいずれかを選択して出力する複数のマルチプレクサをツリー型に多段に接続することによって構成された多段マルチプレクサで、各マルチプレクサでの信号の選択により最下位の段のすべてのマルチプレクサに入力された入力信号のいずれかを最上位の段のマルチプレクサから出力信号として出力する信号選択方法であって、前記複数のマルチプレクサのそれぞれで、供給された更新許可信号が第 1 の状態である場合に、入力された複数の信号から前記制御信号に従った信号を選択して出力するステップと、前記複数のマルチプレクサのそれぞれで、前記更新許可信号が第 2 の状態である場合に前記制御信号に関わらず選択して出力する信号を維持させるステップ

と、前記複数のマルチプレクサのうちで最下位の段以外のもののそれぞれで、第 1 の状態の更新許可信号が供給された場合に、前記制御信号に従って選択して出力した信号を供給する下位の段のマルチプレクサに第 1 の状態の更新許可信号を供給するステップと、前記複数のマルチプレクサのうちで最下位の段以外のもののそれぞれで、第 1 の状態の更新許可信号が供給された場合に、選択して出力していない信号を供給する下位の段のマルチプレクサに第 2 の状態の更新許可信号を供給するステップと、前記複数のマルチプレクサのうちで最下位の段以外のもののそれぞれで、第 2 の状態の更新許可信号が供給された場合に、接続された下位のすべてのマルチプレクサに第 2 の状態の更新許可信号を供給するステップとを含むことを特徴とする。

【0026】

【発明の実施の形態】以下、添付図面を参照して、本発明の実施の形態について説明する。

【0027】〔第 1 の実施の形態〕図 1 は、この実施の形態にかかる多段マルチプレクサ型の信号選択回路の構成を示すブロック図である。図示するように、この信号選択回路は、3 段のツリー型に接続された 7 つのマルチプレクサ M00～M20 から構成され、16 ビット幅を有する 8 組の入力信号 D7～D0の中から 1 組を選択して、出力信号 OUTとして出力するものである。

【0028】マルチプレクサ M00 は、制御信号 S0 に従い入力信号 D1 か入力信号 D0 のいずれかを選択し、次段のマルチプレクサ M10 へ出力する。同様に、マルチプレクサ M03、M02、M01 はそれぞれ入力信号 D7 または D6、入力信号 D5 または D4、入力信号 D3 または D2 のいずれかを選択し、次段のマルチプレクサ M11、M10 へ出力する。

【0029】マルチプレクサ M11、M10 は制御信号 S1 に従い、それぞれ前段のマルチプレクサ M03、M02、M01、M00 から送られて来た 2 組の信号のいずれかを選択し、マルチプレクサ M20 へ出力する。マルチプレクサ M20 は制御信号 S2 に従い、前段のマルチプレクサ M11、M10 から送られて来た 2 組の信号のいずれかを選択し、出力信号 OUTとしてバス（図示せず）に出力する。

【0030】図 2 は、図 1 の信号選択回路に含まれる各マルチプレクサ M00～M20 の回路構成を示す図である。図示するように、マルチプレクサ M00～M20 は、ビット毎に設けられた CMOS 20a、20b 及びバッファ 20c から構成されるマルチプレクサ 20 と、RS フリップフロップ 21 と、更新許可信号発生回路 22 とから構成されている。

【0031】マルチプレクサ 20 は、制御信号 CA、CB が論理レベル 1、0 の組合せの時入力信号 A を出力信号 O に導通させ、0、1 の組合せの時入力信号 B を出力信号 O に導通させる。RS フリップフロップ 21 は、更

新許可信号Eが1の時選択信号Cを制御信号CAへ、選択信号Cの反転信号を制御信号CBへ伝達する。更新許可信号Eが0の時は、以前の制御信号CA、CBを保持する。更新許可信号発生回路22は、更新許可信号Eが1の時には制御信号CA、CBをそのまま前段のマルチプレクサM00～M11への更新許可信号EA、EBとして出力し、更新許可信号Eが0の時は、前段のマルチプレクサM00～M11への更新許可信号EA、EBとして常に0を出力する。

【0032】マルチプレクサM00～M20のRSフリップフロップ21に供給される更新許可信号Eは、前述のデータの流れとは逆の向きに伝達する。すなわち、マルチプレクサM03、M02の更新許可信号Eは、マルチプレクサM11の更新許可信号発生回路22が出力する更新許可信号EA、EBによってそれぞれ与えられる。

【0033】また、マルチプレクサM01、M00の更新許可信号Eは、マルチプレクサM10の更新許可信号発生回路22が出力する更新許可信号EA、EBによって与えられる。マルチプレクサM11、M10の更新許可信号Eは、マルチプレクサM20の更新許可信号発生回路22が出力する更新許可信号EA、EBによって与えられる。なお、マルチプレクサM20の更新許可信号Eは、図1に示すように、この多段マルチプレクサ型の信号選択回路の外部から供給される更新許可信号ENAによって与えられる。

【0034】なお、図1に示す信号選択回路において、最も下段にあるマルチプレクサM00～M03は、更新許可信号EA、EBを伝播させるべきより下位のマルチプレクサを有しない。このため、マルチプレクサM00～M03は、図2に示す更新許可信号発生回路22を有していなくても構わない。

【0035】以下、この実施の形態にかかる信号選択回路の動作について、説明する。ここでは、この信号選択回路の外部から供給される制御信号S2、S1、S0が、それぞれ1、0、1である場合について、入力信号D0～D7のいずれかがこの信号選択回路によって選択され、外部のバスに出力信号OUTとして出力される場合を例として説明する。

【0036】最初に、この信号選択回路の外部からマルチプレクサM20に供給される更新許可信号ENAに論理レベル1を入力する。このとき、マルチプレクサM20の更新許可信号Eが1となるので、マルチプレクサM20のRSフリップフロップ21は、制御信号S2と接続された選択信号Cを取り込み、選択信号Cを制御信号CAに、その反転信号を制御信号CBにそれぞれ伝播する。ここで、制御信号S2は1であるので、制御信号CAは1、制御信号CBは0となる。

【0037】マルチプレクサM20のマルチプレクサ20は、制御信号CA、CBの組合せが1、0のとき入力

信号Aを導通し、1、0のときに入力信号Bを導通するので、マルチプレクサ20では入力信号Aが選択される。ここで、入力信号Aは、マルチプレクサM11からの出力信号である。

【0038】また、マルチプレクサM20の更新許可信号発生回路22は、更新許可信号Eが1のときに制御信号CAを更新許可信号EAへ、制御信号CBを更新許可信号EBへそれぞれ伝達するので、マルチプレクサM20の更新許可信号EA、EBはそれぞれ制御信号CA、CBがそのまま伝達して1、0となる。そして、マルチプレクサM20の更新許可信号EAは、マルチプレクサM11への更新許可信号E、更新許可信号EBは、マルチプレクサM10への更新許可信号Eとなる。

【0039】マルチプレクサM11は、更新許可信号Eが1となるためマルチプレクサM20と同様に動作する。すなわち、選択信号Cは、制御信号S1と接続されているため0となり、制御信号CA、CBはRSフリップフロップ21によって0、1となり、マルチプレクサ20は、マルチプレクサM02からの出力信号である入力信号Bを選択する。また、マルチプレクサM11から出力される更新許可信号EAは制御信号CAが0であるので0、更新許可信号EBは制御信号CBが1であるので1となり、それぞれマルチプレクサM03、マルチプレクサM02へ伝播する。

【0040】マルチプレクサM02は、更新許可信号Eが1となるためマルチプレクサM20、M11と同様に動作する。すなわち、選択信号Cは、制御信号S1と接続されているため0となり、制御信号CA、CBはRSフリップフロップ21によって0、1となり、マルチプレクサ20は、入力信号B、すなわち入力信号D0～D7のうちの入力信号D5を選択する。

【0041】一方、マルチプレクサM10は、更新許可信号Eが0となるため、RSフリップフロップ21が更新されず、制御信号CA、CBは以前の値を保持する。このため、マルチプレクサM10から出力される更新許可信号EA、EBは更新許可信号発生回路22によってともに0となり、それぞれマルチプレクサM01、マルチプレクサM00へ伝播する。

【0042】マルチプレクサM00、M01及びM03は、更新許可信号Eが0となるため前述のマルチプレクサM10と同様に動作する。すなわち、制御信号は保持され、下段の全マルチプレクサの更新を停止する。このように入力される更新許可信号Eが0で、選択されていないマルチプレクサM10、M00、M01及びM03では、不要なスイッチングは発生しない。

【0043】以上の動作によって、入力信号D5がマルチプレクサM02、マルチプレクサM11、マルチプレクサM20を経由して出力信号OUTとしてバスに出力されることで、信号の選択が完了する。また、このとき信号が経由しないその他の4つのマルチプレクサは、常

に更新許可信号が 0 となっているので、以前の状態を保ったままとなっている。

【0044】上記と同様にして、この信号選択回路の外部から供給される制御信号 S2、S1、S0 の値のすべての組み合わせについて、入力信号 D0～D7 のうちからいずれが出力信号 OUT として出力されるかの関係を、表 1 に示す。表 1 において、左端の欄の S2、S1、S0 は、外部からの制御信号の組み合わせを、左から 2 番目の欄の N03～N00 は、マルチプレクサ M03～M00 が入力信号 D0～D7 から選択して出力する信号を、左から 3 番目の欄の N11 及び N10 は、マルチプレクサ M11 及び M10 が信号 N03～N00 から選択して出力する信号を、右から 2 番目の欄の N20 は、マルチプレクサ M20 が信号 N11 及び N10 から選択して出力する信号を、左端の欄の OUT は、この信号選択回路が最終的に入力信号 D0～D7 から選択してパスに出力する出力信号 OUT を示している。

【0045】

【表 1】

S2,S1,S0	N03	N02	N01	N00	N11	N10	N20	OUT
1,1,1	D7	D5	D3	D1	N03	N01	N11	D7
1,1,0	D6	D4	D2	D0	N03	N01	N11	D6
1,0,1	D7	D5	D3	D1	N02	N00	N11	D5
1,0,0	D6	D4	D2	D0	N02	N00	N11	D4
0,1,1	D7	D5	D3	D1	N03	N01	N10	D3
0,1,0	D6	D4	D2	D0	N03	N01	N10	D2
0,0,1	D7	D5	D3	D1	N02	N00	N10	D1
0,0,0	D6	D4	D2	D0	N02	N00	N10	D0

【0046】以上説明したように、この実施の形態にかかる信号選択回路では、マルチプレクサ M00～M11 のうちで、最終段のマルチプレクサ M20 から最終的な出力信号 OUT として選択される入力信号 D0～D7 が經由されないものは、更新許可信号 E が 0 となって、フリップフロップ 21 の状態が維持される。そして、マルチプレクサ 20 に供給される制御信号 CA、CB が変化しないこととなる。このため、最終的な出力信号 OUT と関係のないマルチプレクサ M00～M11 における不要なスイッチング動作が発生しないため、スイッチング動作される箇所が少なくなり、信号選択回路全体としての消費電力を少なくすることができる。

【0047】また、この実施の形態にかかる信号選択回路では、マルチプレクサ M00～M20 のそれぞれに対して、個別の制御信号を供給する必要はない。このため、クロックの付加を増加させず、消費電力を低減し、配置配線効率を向上し、また、クロックの設計を容易にすることができる。

【0048】また、マルチプレクサ M10～M20 のそれぞれにおいて、RS フリップフロップ 21 が保持した制御信号を利用して簡単な構成の更新許可信号発生回路 22 が生成する更新許可信号 EA、EB を下位の段のマルチプレクサ M00～M11 の更新許可信号 E として用

いている。このため、従来の多段マルチプレクサ型の信号選択回路に比べてゲート数が大幅に増加することなく、比較的小規模な回路としてこの信号選択回路を構成することができる。

【0049】[第 2 の実施の形態] この実施の形態において、信号選択回路としての基本構成は、第 1 の実施の形態で示したもの（図 1）と同一である。但し、この実施の形態では、信号選択回路に含まれる各マルチプレクサ M00～M20 の回路構成が第 1 の実施の形態のものと異なり、制御の更新タイミングについて第 1 の実施の形態のものよりもさらに工夫を加えている。

【0050】図 3 は、この実施の形態で適用される、信号選択回路に含まれる各マルチプレクサ M00～M20 の回路構成を示す図である。図示するように、この実施の形態で適用されるマルチプレクサ M00～M20 は、第 1 の実施の形態のもの（図 2）にワンショット回路 33 を付加した構成となっている。また、RS フリップフロップ 21 には、外部からの更新許可信号 E がそのまま入力されるのではなく、ワンショット回路 33 が出力した更新許可信号 Ei が入力されるようになっている。また、図 3 を図 2 と比較して分かるように、AND 回路が OR 回路に、NOR 回路が NAND 回路に置き換わっている。

【0051】ワンショット回路 33 は、更新許可信号 E の状態が 1 に立ち上がったとき、その立ち上がりタイミングから一定期間 0 を出力する。この間に、RS フリップフロップ 21 は、選択信号 C を取り込み、制御信号 CA、CB の状態を更新させる。更新許可信号発生回路 21 が下段のマルチプレクサ M10、M11 あるいは M00～M03 へ出力する更新許可信号 EA、EB は、通常は制御信号 CA、CB がそのまま出力されることとなるが、ワンショット回路 33 から出力される更新許可信号 Ei が 0 になったときに限り、1 を出力していたとしても 0 となる。すなわち、この間に負のパルスが出力される。

【0052】更新許可信号発生回路 22 が 0 の状態の更新許可信号 EA、EB を出力していた場合には、ワンショット回路 33 から出力される更新許可信号 Ei に関わらず、下段への更新許可信号は EA、EB は、0 のまま遷移しない。

【0053】また、最上段のマルチプレクサ M20 へ外部から供給される更新許可信号 ENA は、この信号選択回路から選択出力される出力信号 OUT を更新する場合にのみ、正のパルスとして入力される。

【0054】以下、この実施の形態にかかる信号選択回路の動作について、図 7 のタイミングチャートを参照して説明する。最初に、マルチプレクサ M20 へ外部から供給する更新許可信号 ENA として正のパルスを入力する。このとき、マルチプレクサ M20 のワンショット回路 33 は、更新許可信号 Ei は一定期間 0 を出力する。

【0055】この間に、マルチプレクサM20のRSフリップフロップ21は、選択信号Cの値を取り込み、制御信号CA、CBを遷移させて出力して、マルチプレクサ20により選択出力される信号を切り替える。一方、この間、マルチプレクサM20の更新許可信号発生回路22は、制御信号CA、CBの値には無関係に、状態0の更新許可信号EA、EBを出力する。

【0056】更新許可信号EAが接続され、更新許可信号Eとして供給されたマルチプレクサM11は、更新許可信号Eiの立上りエッジをトリガとしてマルチプレクサM20と同様の動作をする。一方、更新許可信号EBが接続され、更新許可信号Eとして供給されたマルチプレクサM10は、更新許可信号Eiに立上りエッジが入らないため何もしない。同様に、各段のマルチプレクサはそれぞれ前段の制御パルスの終端をトリガとして起動されるため、前段と同時に制御が切り替わることはない。

【0057】図7のタイミングチャートには示していないが、選択信号Cが前サイクルと同値の場合も同様に処理される。すなわち、選択信号Cが0のまま切り替わらないマルチプレクサM00～M20の場合、制御信号CAは0であり、更新許可信号EAも0である。この場合、下段への更新許可信号EAは、更新許可信号Eiにパルスが入るかどうかに関わらず更新許可信号発生回路22によって常に0が出力される。すなわち下段へパルスを伝達しない。このため、この段以下の全てのマルチプレクサには制御パルスが入力されず、前状態が保持される。

【0058】一方、このとき、下段への更新許可信号EBは1を出力しているが、こちらは更新許可信号Eiとして負のパルスが出力されている期間中0を出力し、パルス終了後1に戻る。ここで、立上りエッジが発生し、下段のマルチプレクサは更新許可信号Eiに更新許可信号パルスが入力された場合として上記説明通りに動作する。

【0059】以上の動作により、各マルチプレクサM00～M20は、状態1の更新許可信号Eiが入っている期間しかその動作を切り替えないが、全体では常に更新の必要のあるマルチプレクサM00～M20でのみ更新許可信号Eiのパルスが順次伝搬し、それ以外のマルチプレクサは変化しないことがわかる。

【0060】また、この実施の形態にかかる信号選択回路では、更新の順序が保たれ、タイミングが各段でずれているため、重複して制御が変化することがない。各段で必ず未使用側のマルチプレクサの更新許可信号を無効にしてから次段の処理へ進む。従って、この実施の形態にかかる信号選択回路では、第1の実施の形態のものにおける効果に加え、制御の切り替え時に発生し、消費電力に多大な影響を与えるグリッジ等の問題を容易に除去することができるという新たな効果が得られる。

【0061】[第3の実施の形態] この実施の形態において、信号選択回路としての基本構成は、第1の実施の形態で示したもの(図1)と同一である。但し、この実施の形態では、信号選択回路に含まれる各マルチプレクサM00～M20の回路構成が第1の実施の形態のものと異なり、制御の更新タイミングについて第1、第2の実施の形態のものよりもさらに工夫を加えている。

【0062】図5は、この実施の形態で適用される、信号選択回路に含まれる各マルチプレクサM00～M20の回路構成を示す図である。図示するように、この実施の形態で適用されるマルチプレクサM00～M20は、第2の実施の形態のもの(図3)に遅延回路44を付加した構成となっている。

【0063】遅延回路44は、RSフリップフロップ21から出力された制御信号CA、CBを偶数段構成のインバータで遅延させるものであり、マルチプレクサ20の切り替えのタイミングを調整する。具体的には、遅延回路44は、上段のマルチプレクサ(M10、M11に対してM20、M00～M03に対してM10、M11)の制御を十分に遅れさせ、必ず下段のマルチプレクサが選択出力する信号が先に切り替わるように設定している。すなわち、上段にあるマルチプレクサM20、M10、M11ほど、遅延回路44による遅延時間が長くなっている。

【0064】このために、遅延回路44は、対応する更新許可信号発生回路22が出力した更新許可信号EA、EBが下段に伝搬し、選択が切り替わって折り返して入力信号が戻ってくるまでの時間を見越して、それよりも長い遅延時間を発生させる。遅延回路44は、更新許可信号EA、EBとマルチプレクサ40の間に挿入されているため、更新許可信号EA、EBは、図3と同様のタイミングで下段のマルチプレクサに伝搬していくが、実際にマルチプレクサが切り替わるのは、遅延回路44の遅延時間後ということになる。

【0065】以上説明したように、上段が選択したいパスとは逆の入力を選択している場合、下段の制御変更による入力信号の遷移は上段より先には伝搬しなくなり、上段が既に選択したいパスを選択している場合、その上段のマルチプレクサの制御は遷移しないのでやはり出力負荷を重複して駆動することはない。このため、信号伝搬パス上の負荷は正確に1回ずつ駆動され、同一負荷が重複して駆動される可能性を回避することができ、論理的に最低限のスイッチング回数で信号を伝搬することができる。

【0066】[実施の形態の変形] 本発明は、上記の第1～第3の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な上記の実施の形態の変形態様について、説明する。

【0067】上記の第1～第3の実施の形態では、16ビット幅の8組の入力信号D0～D7からいずれかを選

択して出力信号OUTとして出力する場合について説明した。しかしながら、本発明は、入力される信号のビット幅や選択すべき入力信号の組数に関わらず、適用することができる。この場合、入力信号の組数に応じて、適切な数のマルチプレクサをツリー型に多段に接続すればよい。

【0068】上記の第1～第3の実施の形態では、多段マルチプレクサ型の信号選択回路を構成する各マルチプレクサM00～M20は、2組の入力信号から1組を選択して出力するものであった。しかしながら、多段マルチプレクサ型の信号選択回路を構成する各マルチプレクサとして、2組以上の任意の組数の入力信号から1組を選択するものを用いることができる。この場合も、各マルチプレクサへの入力信号の組数や信号選択回路全体への入力信号の組数に応じて、適切な数、構成のマルチプレクサをツリー型に多段に接続すればよい。

【0069】上記の第1～第3の実施の形態では、マルチプレクサM00～M20、及びこれを構成するRSフリップフロップ21、更新許可信号発生回路22、ワンショット回路33、及び遅延回路44を正論理によって構成するものとしたが、不論理によって構成するものとしてもよい。

【0070】上記の第1～第3の実施の形態では、説明を簡単にするため、要部となる要素のみを図に示して説明した。しかしながら、半導体集積回路チップ上に実際に形成される回路では、構成要素間にまたがる論理の最適化や配線駆動用のバッファの挿入、グリッジを防ぐタイミングの調整等が行われる。

【0071】

【発明の効果】以上説明したように、本発明によれば、 30

最終的に出力信号として出力される入力信号が経由しないマルチプレクサでは、スイッチング動作を行わなくても済むため、消費電力を低く抑えることが可能となる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態にかかる多段マルチプレクサ型の信号選択回路の構成を示すブロック図である。

【図2】本発明の第1の実施の形態で適用される、図1の信号選択回路内に含まれる各マルチプレクサの回路構成を示す図である。

【図3】本発明の第2の実施の形態で適用される、図1の信号選択回路内に含まれる各マルチプレクサの回路構成を示す図である。

【図4】図3の信号選択回路の動作を示すタイミングチャートである。

【図5】本発明の第3の実施の形態で適用される、図1の信号選択回路内に含まれる各マルチプレクサの回路構成を示す図である。

【図6】従来例にかかる多段マルチプレクサ型の信号選択回路の構成を示すブロック図である。

【図7】図6の信号選択回路内に含まれる各マルチプレクサの回路構成を示す図である。

【符号の説明】

M00～M20 マルチプレクサ

20 マルチプレクサ


21 RSフリップフロップ

22 更新許可信号発生回路


33 ワンショット回路

44 遅延回路


【図1】




【図 2】




【図 3】




【図 6】



【図 4】



【図 5】



【図 7】

